Diskussion:Boundary Scan Test
mittlere Absatz[Quelltext bearbeiten]
Der mittlere Absatz beschreibt eine Full-Scan Testmethodik. Das kann zwar über JTAG gemacht werden, wird es in der Regel aber nicht.
Boundary Scan ist dagegen die serielle Verschaltung der IO-Zellen zu einer Scankette. Boundary Scan dient dazu, defekte IO-Zellen oder defekte Verbindungen (kalte Lötstelle, Kurzschluss) an dem eingelöteten Bauteil festzustellen.
Übersichtlichkeit[Quelltext bearbeiten]
Der Artikel erscheint mir noch recht unübersichtlich. Es sollte noch erläutert werden, dass "Boundary Scan" ein Sonderfall des Scan Tests ist. Der Scan Test ist eine Methode, um die gesamte Schaltung einzelner Bausteine zu testen, während der Boundary Scan Test eine Überprüfung der externen Verdrahtung und ein korreken Anschluss aller Pins der ICs auf z.B. einer Leiterplatte ermöglichen soll. Wünschenswert wäre daher, das Verfahren ausführlich im Artikel "Scan Test" zu beschreiben (Verbesserungen dort notwendig) und hier die Besonderheiten des Boundary Scan Tests. -- Wosch21149 13:04, 8. Jan. 2011 (CET)
FSM[Quelltext bearbeiten]
"Diese Pins ergeben zusammen den Test Access Port (TAP). Dabei handelt es sich um einen synchronen endlichen Automaten (engl. finite state machine, FSM) mit 16 möglichen Zuständen." Eine FSM ist eine Beschreibungsform. Einen TAP kann man sicherlich als FSM beschreiben, aber eine Schaltung ist keine FSM. Ein Endlicherautomat hat zudem keine Speicher außer seinem Zustand. "Ein Endlicherautomat mit 16 Zuständen kann die Eingaben an den TAP verarbeiten sodass die TAP-Register über die vier Ports konfiguriert werden." oder "Das Steuerwerk des TAP lässt sich als FSM mit 16 Zuständen beschreiben." --Moritzgedig (Diskussion) 22:13, 25. Nov. 2013 (CET)